在过去的40年里，传统的闪存一直基于使用浮栅晶体管的二维平面结构。这些结构由数十亿个细胞组成，这些细胞被组织成扁平的行，并被推到一起，以尽量减小末端设备的尺寸。

在一个典型的1x纳米128Gb 3Gb MLC设备中，大约有430亿个NAND单元，足以存储16GB的数据。在设计这些NAND闪存单元时，关键目标是尽可能缩小它们，以便将更多的单元压缩到相同的空间中。通过这一过程，设计者已经能够生产出容量越来越大的NAND闪存。

1999年，基于120纳米的设计规则开发出了第一个带有NAND闪存的存储器。通过收缩技术，这一设计规则最终被简化为10纳米级，使制造商能够在同一存储空间中容纳64倍以上的电池。一般来说，这种尺寸的减少遵循摩尔定律，细胞数量大约每两年翻一番。

随着制造工艺技术发展到10nm级及以上，工程师们越来越意识到，他们有一天可能会达到潜在的“规模极限”。在尺寸不断缩小的同时，随着越来越多的细胞被挤在同一物理空间中，许多重大挑战开始出现。

这些挑战中最常见的是细胞间干扰的可能性越来越大。随着细胞之间的空间减少，它们开始通过耦合效应影响彼此的行为。这种干扰最终可能导致潜在的损害，甚至数据损坏。

通常，当细胞具有30纳米或更大的设计规则时，可以通过设计工作容易地控制细胞间干扰。然而，随着设计规则变得越来越小，数据损坏的概率急剧增加。

除了干扰的挑战外，NAND单元的缩小也导致光刻工艺中越来越困难。随着设计规则的降低，找到合适的光源变得越来越困难。作为一个例子，用于40nm级设计规则的光源可以用于在NAND晶片上刻下光掩模图案而没有任何问题。

然而，一旦设计接近1x纳米，该光源就无法穿透较小的图案。因此，开发用于1纳米图案化的充足光源需要对新设备进行巨大投资。

要阅读更多此外部内容，请转到“解决缩放限制问题”