HES-US-1320–SoC/ASIC原型和仿真

带有三个Xilinx Virtex UltraScale XCVU440 FPGA的HES-US-1320板旨在实现ASIC和SoC设计的高速物理原型设计和仿真。该板提供7900万个ASIC门的容量，估计FPGA利用率为60%，可扩展至3.16亿个ASIC门。每个UltraScale FPGA模块都与DDR4 SO-DIMM连接，以支持高达48 GB的聚合内存。UltraScale设备的最高I/O计数封装和正确的板载跟踪路由确保了可靠的LVDS和GTH传输，达到FPGA设备的固有极限。一个非常精确设计的时钟块提供5条长度对齐的全局时钟线，路由到每个FPGA设备。由于集成了不同的振荡器、可编程时钟合成器和交叉点开关复用器，它还提供了多种配置选项。该板包含本地高速通信接口，如PCIe第3代、USB 3.0、1 Gb以太网、QSFP+、SATA和FMC-HPC连接器，以实现可扩展性。