GAL26CV12的最大传播延迟时间为7.5 ns，将高性能CMOS工艺与电可擦除（E2）浮栅技术相结合，提供市场上最高性能的28引脚PLD。E2技术提供高速（<100ms）擦除时间，提供快速高效地重新编程或重新配置设备的能力。GAL26CV12C-15LP扩展了行业标准22V10架构，消除了通常与使用新设备架构相关的学习曲线。通用架构通过允许用户配置输出逻辑宏单元（OLMC），提供了最大的设计灵活性。GAL26CV12C-15LP OLMC与标准双极和CMOS 22V10器件中的OLMC完全兼容。
独特的测试电路和可编程单元允许在制造过程中进行完整的交流、直流和功能测试。因此，莱迪思半导体提供了所有GAL产品100%的现场可编程性和功能性。此外，还规定了100个擦除/写入周期和超过20年的数据保留期。
特色
•高性能E2CMOS®技术
-7.5 ns最大传播延迟
-Fmax=142.8兆赫
-从时钟输入到数据输出的最大4.5ns
-TTL兼容16 mA输出
-UltraMOS®高级CMOS技术
•所有引脚上的主动上拉
•低功耗CMOS
-90 mA典型Icc
•第2页
细胞技术
-可重构逻辑
-可重新编程的电池
-100%测试/100%产量
-高速电擦除（<100ms）
-20年数据保留
•十二个输出逻辑宏单元
-使用标准22V10宏电池
-复杂逻辑设计的最大灵活性
•寄存器的预加载和通电复位
-100%功能测试性
•用于识别的电子签名
-7.5 ns最大传播延迟
-Fmax=142.8兆赫
-从时钟输入到数据输出的最大4.5ns
-TTL兼容16 mA输出
-UltraMOS®高级CMOS技术
•所有引脚上的主动上拉
•低功耗CMOS
-90 mA典型Icc
•第2页
细胞技术
-可重构逻辑
-可重新编程的电池
-100%测试/100%产量
-高速电擦除（<100ms）
-20年数据保留
•十二个输出逻辑宏单元
-使用标准22V10宏电池
-复杂逻辑设计的最大灵活性
•寄存器的预加载和通电复位
-100%功能测试性
•用于识别的电子签名
应用
-DMA控制
-状态机控制
-高速图形处理
-标准逻辑速度升级
-状态机控制
-高速图形处理
-标准逻辑速度升级
（图片：引出线）
