GAL16LV8D的最大传播延迟时间为3.5 ns，提供PLD市场上最高的速度性能。GAL16LV8C可以与3.3V和5V信号电平连接。GAL16LV8C-15LJ采用莱迪思半导体先进的3.3V E2CMOS工艺制造，该工艺将CMOS与电可擦除（E2）浮栅技术相结合。高速擦除时间（<100ms）允许设备快速高效地重新编程。
3.3V GAL16LV8C-15LJ使用与其5V对应的相同的行业标准16V8架构，并支持所有架构功能，如组合或注册宏蜂窝操作。
独特的测试电路和可编程单元允许在制造过程中进行完整的交流、直流和功能测试。因此，莱迪思半导体提供了所有GAL产品100%的现场可编程性和功能性。此外，还规定了100个擦除/写入周期和超过20年的数据保留期。
特征：
·高性能ERCMOSe技术
一3.5ns最大传播延迟
-Fmax=250 MHz
-从时钟输入到数据输出的最大2.5ns
一UltraMOS高级CMOS技术
·3.3V低压16V8架构
-JEDEC兼容3.3V接口标准
-5V兼容输入
-与标准5V TTL设备的l/0接口
（GAL16LV8C）
·所有销上的主动上拉（仅GAL16LV8D）
·E2细胞技术
-可重构逻辑
-可重新编程的电池
一100%测试/100%产量
-高速电擦除（<100ms）
-20年数据保留
·八输出逻辑宏单元
-复杂逻辑设计的最大灵活性
-可编程输出极性
·所有寄存器的预加载和通电复位
一100%功能测试性
·应用包括：
-3.3V系统的胶合逻辑
DMA控制
-状态机控制
一高速图形处理
-标准逻辑速度升级
·用于识别的电子签名
特色
•高性能E2CMOS®技术
-3.5 ns最大传播延迟
-Fmax=250 MHz
-从时钟输入到数据输出的最大2.5 ns
-UltraMOS®高级CMOS技术
•3.3V低压16V8架构
-JEDEC兼容3.3V接口标准
-5V兼容输入
-带标准5V TTL器件（GAL16LV8C）的I/O接口
•所有引脚上的主动上拉（仅限GAL16LV8D）
•E2电池技术
-可重构逻辑
-可重新编程的电池
-100%测试/100%产量
-高速电擦除（<100ms）
-20年数据保留
•八个输出逻辑宏单元
-复杂逻辑设计的最大灵活性
-可编程输出极性
•所有寄存器的预加载和通电复位
-100%功能测试性
应用
-3.3V系统的胶合逻辑
-DMA控制
-状态机控制
-高速图形处理
-标准逻辑速度升级
（图片：引出线）
