GAL20VP8具有64 mA驱动能力和15 ns最大传播延迟时间，是总线和内存控制应用的理想选择。GAL20VP8B-25LP采用莱迪思半导体先进的E2CMOS工艺制造，该工艺将CMOS与电可擦除（E2）浮栅技术相结合。高速擦除时间（<100ms）允许设备快速高效地重新编程。
系统总线和存储器接口在驱动总线或存储器接口信号之前需要控制逻辑。GAL20VP8将熟悉的GAL20V8架构与总线驱动程序相结合，作为其输出。通用架构通过允许用户配置输出逻辑宏单元（OLMC），提供了最大的设计灵活性。64mA输出驱动器不需要额外的设备来提供总线驱动能力
独特的测试电路和可编程单元允许在制造过程中进行完整的交流、直流和功能测试。因此，莱迪思半导体提供了所有GAL产品100%的现场可编程性和功能性。此外，还规定了100个擦除/写入周期和超过20年的数据保留期。
特色
•高驱动E2 CMOS®GAL®器件
-TTL兼容64 mA输出驱动器
-15 ns最大传播延迟
-Fmax=80 MHz
-从时钟输入到数据输出最大10 ns
-UltraMOS®高级CMOS技术
•增强的输入和输出功能
-施密特触发器输入
-可编程漏极开路或图腾柱输出
-所有输入和I/O引脚上的主动上拉
•E2电池技术
-可重构逻辑
-可重新编程的电池
-100%测试/100%产量
-高速电擦除（<100ms）
-20年数据保留
•八个输出逻辑宏单元
-复杂逻辑设计的最大灵活性
-可编程输出极性
-在架构上与标准GAL20V8兼容
•所有寄存器的预加载和通电复位
-100%功能测试性
-TTL兼容64 mA输出驱动器
-15 ns最大传播延迟
-Fmax=80 MHz
-从时钟输入到数据输出最大10 ns
-UltraMOS®高级CMOS技术
•增强的输入和输出功能
-施密特触发器输入
-可编程漏极开路或图腾柱输出
-所有输入和I/O引脚上的主动上拉
•E2电池技术
-可重构逻辑
-可重新编程的电池
-100%测试/100%产量
-高速电擦除（<100ms）
-20年数据保留
•八个输出逻辑宏单元
-复杂逻辑设计的最大灵活性
-可编程输出极性
-在架构上与标准GAL20V8兼容
•所有寄存器的预加载和通电复位
-100%功能测试性
应用
-适用于总线控制和总线仲裁逻辑
-总线地址解码逻辑
-存储器地址、数据和控制电路
-DMA控制
•用于识别的电子签名
-总线地址解码逻辑
-存储器地址、数据和控制电路
-DMA控制
•用于识别的电子签名
（图片：引出线）
